زبان توصیف سخت افزاری

انقلاب سخت افزاری سیستم

تحولات در زمینه زبا ن های تو صیف کننده سخت افزار:
در سخت افزار وا قعی قسمت های مختلف مدار به صو رت موازی و همزمان کار می کنند. کارکرد هر قسمت مستقل از قسمت دیگر است. زبان های بر نا مه نویسی اعم از پاسکال و فو رترن که برای تهیه و تو لید بر نامه های رایانه ای مو رد استفاده قرار می گیرند ذاتا تر تیبی هستند. به عبارت دیگر خطوط بر نامه ای که به یکی از این زبان ها نو شته شده است به ترتیب اج را می شود.
در زمینه طراحی دیجیتال نیز به یک زبان جهت تو صیف مدار احساس می شود. اما این زبان در مقایسه با زبان های دیگر و با در نظر گرفتن عملکرد سخت افزار باید دارای قابلیت کارکرد به صو رت همز مان باشد. علاوه بز مسئله کارکرد موازی امکان مدلسازی و کار با مقادیر مختلفی که در یک مدار واقعی وجود دارد از اهمیت زیادی بر خور دار است. همچنین تمام فرایند های مد لسازی و شبهی سازی نیبت به زمان ان جام می شود. این مشخصه زمان زمان واقعی نبوده بلکه زمان از دید گاه کار کرد مدار است. به این نوع زبان بر نامه نویسی زبان تو صیف سخت افزار اط لاق می شود.

از بین زبان هایی که برای مدل سازی سخت افزار پیشنهاد شده اند verilog -vhdl به صورت استاندارد در امده و عمو می تر شده اند.زبان verilog ابتدا در سال ۱۹۸۳ عرضه شد. بعد ها زبان vhdlایجاد و تو سعه داده شد. سپس شبیه سازی verilog و vhdl عرضه شد که با استقبال خو بی از طرف طراحان مواجه شد.

آینده طراحی به کمک زبان های تو صیف سخت افزار:
در رو ش های نوین طراح به جای استفاده از دروازه های منطقی و اتصال انها برای ساخت مدار می تواند به کمک زبان های تو صیف سخت افزار مدار را در سطح بالایی از نظر خلاصه سازی تو صیف کند. در این مر حله نحوه نقل و انتقال اطلاعات در رجیستر ها به صو رت تو صیفی معرفی می شود و نرم افزار سنتز کننده از روی این کد hdl مدار معادل را با در نظر گرفتن تکنو لو ژی مو رد نظر تو لید می کند.
از سوی دیگر المان های قابل بر نامه ریزی مانند pld و fpga با تراکم بسیار زیاد عر ضه شده اند که می توانند کار طراحی و ساخت مدار های دیجیتال را بسیار سریعتر و آسان تر کنند.
صر ف نظر از این که طراحی بر روی مدار های asciانجام می شود یا fpgaبه کمک زبان های تو صیف سخت افزار یک رو ش طراحی استاندارد وجود دامد.

امروزه با در نظر گرفتن یشرفت های مو جود روند استانداردی برای طراحی مدار های vlsi به کمک زبان های تو صیف سخت افزار ایجاد شده است که به صو رت گسترده مو رد استفاده ظراحان قرار گر فته است.

 

طراحی و مدلسازی مدارهای دیجیتال VERILOG HDL

سرعت- دقت و سادگی زبانهای توسیف سخت افزار انقلاب بزرگی را در زمینه طراحی دیجیتال ایجاد کرده است. از بین این زبانها زبان برنامه نویسی verilog یکی از ابزارهای بسیار قوی برای توصیف سخت افزار دیجیتال می باشد. این زبان به دلیل شباهت زیاد به زبان برنامه نویسی C از مقبولیت بالایی برخوردار است.
علاوه بر سهولت یادگیری این زبان دارای قابلیت کارکرد موازی است که درمدلسازی مدارهای دیجیتال ضروری می باشد. نر م افزارهای شبیه ساز قادرند مدار مدلسازی شده به کمک این زبان را با دقت و سرعت بسیار بالایی شبیه سازی کنند.
طراح به کمک این زبان قادر است ساختار سلسله مراتبی لازم برای مدار دیجیتال را ایجاد کرده و ان را در چهار لایه مختلف از نظر خلاصه سازی تو صیف کند .در بالاترین لایه تنها عملکرد و الگوریتم رفتاری مدار مستقل از نحوه پیاده سازی ان توصیف شده و در پائین ترین لایه عملکرد مدار به کمک کلید های الکترونیکی توصیف می شود.
علاوه بر این به کمک توابع سیستمی اماده طراح به راحتی می تواند نتایج شبیه سازی را ذخیره کرده یا بر روی صفحه نمایش دهد و یا در صورت نیاز توابع دلخواه خود را ایجاد کند.

به کمک ساختارهای مو جود در این زبان می توان برای بررسی صحت عملکرد مدار مدلسازی شده از انواع روش های تست استفاده کرد. با برنامه نویسی مناسب و به کمک ابزار های سنتزی مدار تو صیف شده قابل پیاده سازی بر روی سخت افزار واقعی است.این سخت افزار می تواند مدارات دیجیتال قابل برنامه ریزی FPGA/PLD با مدارهای مجتمع با کاربرد خاص ASCI باشد . قابلیت مدلسازی اخیر این زبان را قادر ساخته است تا مدار را در شرایطی معادل با شرایط فیزیکی مدلسازی کند.
زبان توصیف سخت افزار verilog یکی از دو زبان استاندارد مورد تائید انجمن بین المللی مهندسی برق و کامپیوتر IEEE می باشد. این انجمن با معرفی استاندارد جدید VERILOG-2001 قابلیت بیشتری را به این زبان اضافه کرده است.